0评论

• GoldSunMonkey 2020-02-28 18:50

终于明白寄存器的CE端真正的作用了

0评论

• GoldSunMonkey 2020-02-28 18:47

使用verilog或设计一个80 port

0评论

• GoldSunMonkey 2020-02-28 18:47

spartan 6 PLL没有输出

0评论

• GoldSunMonkey 2020-02-28 18:47

关于并行双向IO口问题

0评论

• GoldSunMonkey 2020-02-28 18:43

用FPGA平台实现工业电机最大效率

0评论

• GoldSunMonkey 2020-02-28 18:41

如何在FPGA 中实现状态机

0评论

• GoldSunMonkey 2020-02-28 18:38

基于赛灵思FPGA的航空总线协议接口设计

0评论

• GoldSunMonkey 2020-02-28 18:37

一种基于可重构系统的动态软硬件划分算法

0评论

• GoldSunMonkey 2020-02-28 18:37

威视锐ZYNQ开发板-ZingSK-CMOS视频采集与HDMI显示

0评论

• GoldSunMonkey 2020-02-28 18:10

询问Xilinx中时钟IP核使用方法

0评论

• GoldSunMonkey 2020-02-28 17:53

xilinx rapidIO IP example_design工程translate总是出错

0评论

• GoldSunMonkey 2020-02-28 17:49

鍒嗕韩鐐瑰紑鍙戞澘璧勬枡锛堢粰鐐硅€愬績锛屾枃浠舵湁鐐瑰ぇ锛?1鍏嗭級

0评论

• GoldSunMonkey 2020-02-28 17:40

Xilinx 推出全新的 FPGA 设计方法培训课程

0评论

• GoldSunMonkey 2020-02-28 17:31

深入浅出FPGA-3-verilog HDL

0评论

• GoldSunMonkey 2020-02-28 17:12

跨时钟域的代码如何写更好