0评论

• GoldSunMonkey 2020-02-28 07:49

要是电路的原理图能用verilog画就好了

0评论

• GoldSunMonkey 2020-02-28 07:47

VERILOG怎么样实现顶层文件调用其他模块？

0评论

• GoldSunMonkey 2020-02-28 07:42

基于Virtex5的Gbps无线通信基站设计

0评论

• GoldSunMonkey 2020-02-28 07:40

如何取通信时钟的最佳周期，来进行通信？

0评论

• GoldSunMonkey 2020-02-28 07:30

跨时钟域的代码如何写更好

0评论

• GoldSunMonkey 2020-02-28 07:24

FPGA程序有破解的方法吗

0评论

• GoldSunMonkey 2020-02-28 07:17

求助，有人用过AD7924吗，用veirlog写过这个片子的时序

0评论

• GoldSunMonkey 2020-02-28 07:15

FPGA速度等级问题

0评论

• GoldSunMonkey 2020-02-28 07:13

[Spartan-6]FPGA上电配置过程中的IO电平问题

0评论

• GoldSunMonkey 2020-02-28 07:11

鍒嗕韩鐐瑰紑鍙戞澘璧勬枡锛堢粰鐐硅€愬績锛屾枃浠舵湁鐐瑰ぇ锛?1鍏嗭級

0评论

• GoldSunMonkey 2020-02-28 07:10

RFID技术和RFID读卡器

0评论

• GoldSunMonkey 2020-02-28 07:05

Xilinx 推出全新的 FPGA 设计方法培训课程

0评论

• GoldSunMonkey 2020-02-28 06:58

stm32与廉价的fpga应用

0评论

• GoldSunMonkey 2020-02-28 06:53

门控时钟

0评论

• GoldSunMonkey 2020-02-28 06:45

要是电路的原理图能用verilog画就好了