0评论

• 雪夜虫子 2020-02-18 13:05

新手遇到FPGA跨时钟域信号处理的问题

0评论

• 雪夜虫子 2020-02-18 03:57

CPLD verilog 开发属于硬件开发还是软件开发

0评论

• 雪夜虫子 2020-02-18 03:53

CPLD verilog 开发属于硬件开发还是软件开发

0评论

• 雪夜虫子 2020-02-18 03:14

ddr2管脚时钟线交叉，怎么解

0评论

• 雪夜虫子 2020-02-18 03:00

新手遇到FPGA跨时钟域信号处理的问题

0评论

• 雪夜虫子 2020-02-18 01:17

怎么样才能摆脱fpga工具的束缚？？

0评论

• 雪夜虫子 2020-02-17 22:44

哪些朋友有航拍级无人机的FPGA 方案?

0评论

• 雪夜虫子 2020-02-17 22:01

1080p显示

0评论

• 雪夜虫子 2020-02-17 21:29

能否用VERILOG写TB去测试VHDL的代码？

0评论

• 雪夜虫子 2020-02-17 21:28

关于SPARTAN3E的奇怪问题

0评论

• 雪夜虫子 2020-02-07 15:26

Spartan 6的altium集成库哪里可以下载？

0评论

• 雪夜虫子 2020-02-07 14:39

有没有I/O驱动能力达到100mA或以上的FPGA或者CPLD

0评论

• 雪夜虫子 2020-02-07 03:42

关于FPGA的个人发展规划--求助大神

0评论

• 雪夜虫子 2020-02-06 19:44

vivado 设置上电加载速度

0评论

• 雪夜虫子 2020-02-06 16:09

Spartan3A的DNA加密实现问题