0评论

• andous 2020-03-01 21:56

FPGA工作发烫

0评论

• andous 2020-03-01 18:59

FPGA做算法

0评论

• andous 2020-03-01 11:29

FPGA工作发烫

0评论

• andous 2020-03-01 08:40

FPGA做算法

0评论

• andous 2020-03-01 07:55

项目外包

0评论

• andous 2020-03-01 06:47

项目外包

0评论

• andous 2020-02-29 23:35

使用verilog或设计一个80 port

0评论

• andous 2020-02-29 19:26

Quartusii中使用了SignalTap后，仿真无法进行

0评论

• andous 2020-02-29 17:59

CPLD/FPGA可以用133M的晶振么

0评论

• andous 2020-02-29 16:48

求助：实现比时钟周期小的时延

0评论

• andous 2020-02-29 16:35

项目外包

0评论

• andous 2020-02-29 16:13

FPGA工作发烫

0评论

• andous 2020-02-29 12:25

为何不能综合？

0评论

• andous 2020-02-29 09:06

Quartusii中使用了SignalTap后，仿真无法进行

0评论

• andous 2020-02-29 04:23

spartan 6 PLL没有输出