0评论

• CY0904030105 2020-02-29 06:48

Quartusii中使用了SignalTap后，仿真无法进行

0评论

• CY0904030105 2020-02-29 06:05

Quartusii中使用了SignalTap后，仿真无法进行

0评论

• CY0904030105 2020-02-29 05:06

Verilog编写的控制模块,有时候正常工作,有时无**常工作

0评论

• CY0904030105 2020-02-29 04:47

ep2c8q208c8n的AS有问题

0评论

• CY0904030105 2020-02-29 03:59

仿真很重要

0评论

• CY0904030105 2020-02-29 03:24

Verilog编写的控制模块,有时候正常工作,有时无**常工作

0评论

• CY0904030105 2020-02-29 01:52

仿真很重要

0评论

• CY0904030105 2020-02-29 01:18

FPGA控制CH372批量传输数据

0评论

• CY0904030105 2020-02-28 23:18

Quartusii中使用了SignalTap后，仿真无法进行

0评论

• CY0904030105 2020-02-25 12:32

CPLD相邻引脚干扰问题

0评论

• CY0904030105 2020-02-25 08:08

CPLD相邻引脚干扰问题

0评论

• CY0904030105 2020-02-06 17:55

DDR2参考电压0.9V的产生，两个电容串联

0评论

• CY0904030105 2020-01-31 03:08

FPGA的3.3V GPIO直接互连是否会存在故障

0评论

• CY0904030105 2020-01-29 02:36

FPGA新系统CAMERALINK-FULL