0评论

• littbi 2020-02-04 07:59

verilog 写的串口 在一个状态机里面，有一个寄存器无法执...

0评论

• littbi 2020-02-03 07:45

FPGA做的OV7670的图像显示（EDK方式实现），小玩意儿

0评论

• littbi 2020-02-03 04:44

初学Verilog，出现的错误解决不了，求帮忙

0评论

• littbi 2020-02-03 04:32

quartus RTL仿真和门极仿真结果不一样怎么处理

0评论

• littbi 2020-02-03 03:12

testbench的设置问题

0评论

• littbi 2020-02-02 23:06

哪位大神帮忙看一下Verilog程序，是哪里的问题

0评论

• littbi 2020-02-02 18:32

同段代码 在 test bench和在工程模块中结果不一样

0评论

• littbi 2020-02-02 18:16

请教Verilog中case书写用法

0评论

• littbi 2020-02-02 13:51

勇敢的芯伴你玩转Altera FPGA连载28: 内里本质探索——器件...

0评论

• littbi 2020-02-02 13:27

刚学Verilog，编了下面的程序，仿真时运行出不来结果