0评论

• yulunna 2020-02-29 05:09

Signaltap 读出的信号有问题，如下图所示

0评论

• yulunna 2020-02-28 22:18

Signaltap 读出的信号有问题，如下图所示

0评论

• yulunna 2020-02-28 02:56

MAX II中的UFM数据可以直接输出吗？

0评论

• yulunna 2020-02-23 21:26

verilog初步赋值的情况

0评论

• yulunna 2020-02-18 07:23

ISE嵌入式设计--单片机模式

0评论

• yulunna 2020-02-18 05:44

FPGA资料集合

0评论

• yulunna 2020-02-18 01:50

输入8位二进制数，怎样转化成0-10V在3位或4位数码管上显示呢？

0评论

• yulunna 2020-02-18 01:17

FPGA实战演练逻辑篇51：建立时间和保持时间

0评论

• yulunna 2020-02-17 23:07

关于MBI5153的问题

0评论

• yulunna 2020-02-17 23:04

FPGA实战演练逻辑篇45：减少关键路径的逻辑等级

0评论

• yulunna 2020-02-17 20:25

用CPLD片子实现个m序列，画的原理图不知道哪里有问题啊

0评论

• yulunna 2020-02-06 23:16

个人谈谈基于FPGA的PWM设计

0评论

• yulunna 2020-02-06 19:06

关于FPGA板块的发展个人措施

0评论

• yulunna 2020-02-03 16:27

Altera FPGA怎么价格涨这么厉害！

0评论

• yulunna 2020-02-03 13:29

使用altera的fpga时无**确读取IO的状态