0评论

• 41402169 2020-02-28 17:24

ddr2 ram读写地址的困惑，求助。。。。。

0评论

• 41402169 2020-02-28 03:55

PCI-E通讯

0评论

• 41402169 2020-02-28 01:57

xilinx spartan6 pcie控制GPIO工作量评估

0评论

• 41402169 2020-02-28 00:12

如何禁止综合器讲某个信号走BUFG

0评论

• 41402169 2020-02-27 23:40

GTX 问题 求救

0评论

• 41402169 2020-02-25 04:28

一个Verilog新手问题

0评论

• 41402169 2020-02-25 04:08

FPGA的DDR模块接口连接DDR3时需要上拉电阻吗？

0评论

• 41402169 2020-02-25 02:18

求下面一个简单的三极管电路图问题

0评论

• 41402169 2020-02-25 01:06

求助一个KC705和VC709光纤通信的问题

0评论

• 41402169 2020-02-24 23:46

module 模块是否可以不用clk 触发？

0评论

• 41402169 2020-02-23 21:02

ISE help

0评论

• 41402169 2020-02-23 13:15

没有uart模块的疑问

0评论

• 41402169 2020-02-23 12:49

求教高手K7系列内部VREF的使用方法？

0评论

• 41402169 2020-02-23 12:26

Verilog 位宽

0评论

• 41402169 2020-02-23 12:11

Spartan 3E的HSWAP管脚的用法及意义