0评论

• guugel 2020-02-25 04:12

module 模块是否可以不用clk 触发？

0评论

• guugel 2020-02-24 23:19

simple Dual-port RAM使用问题

0评论

• guugel 2020-02-24 04:20

Xilinx 高有效复位 or 低有效复位？

0评论

• guugel 2020-02-23 22:35

Xilinx 高有效复位 or 低有效复位？

0评论

• guugel 2020-02-23 14:15

Verilog 中的 signed 和 unsigned

0评论

• guugel 2020-02-23 13:09

关于FPGA选型