0评论

• ming1005 2019-03-25 18:50

如何对Quartus II生成的TOP顶层文件进行仿真？

0评论

• ming1005 2019-03-25 17:59

关于CPLD的引脚复用问题

0评论

• ming1005 2019-03-25 16:30

新手帖 单片机控制CPLD读取SRAM

0评论

• ming1005 2019-03-25 16:21

阻塞赋值和非阻塞赋值，综合出来硬件上的区别？？

0评论

• ming1005 2019-03-25 16:03

小题目求助

0评论

• ming1005 2019-03-25 15:43

求教，怎样写verilog求复数信号幅值和角度？

0评论

• ming1005 2019-03-25 15:30

当有需要上升沿触发要怎么处理

0评论

• ming1005 2019-03-25 15:24

Quartus 9.0 时序仿真延时问题？

0评论

• ming1005 2019-03-25 14:33

求：大家帮忙看下这段地址代码！！！

0评论

• ming1005 2019-03-25 14:07

小题目求助

0评论

• ming1005 2019-03-25 14:03

在FPGA中，如果进行时序约束

0评论

• ming1005 2019-03-25 13:55

关于例化Altera FIFO占用RAM资源的问题

0评论

• ming1005 2019-03-25 13:38

有人用HDL做I2C通信吗？

0评论

• ming1005 2019-03-25 13:37

帮忙看看这个分频计程序为什么错啦？

0评论

• ming1005 2019-03-25 13:00

cyclone iii外部有5V的信号，应该如何设置才能兼容？