0评论

• eeleader 2019-03-26 03:49

在Q II环境下出现了如下警告，请教解决办法

0评论

• eeleader 2019-03-26 03:46

关于modelsim时序仿真

0评论

• eeleader 2019-03-26 03:46

怎么样使用quartusII和modulsim联合仿真

0评论

• eeleader 2019-03-26 03:36

quartus和xilinx ise两个环境中编辑的verilog文件互相兼容吗

0评论

• eeleader 2019-03-26 03:36

modelsim和quatus ii联合仿真

0评论

• eeleader 2019-03-26 03:32

Xilinx仿真可以实现，但是存储芯片烧不进去

0评论

• eeleader 2019-03-26 03:32

一道题，用vhdl写

0评论

• eeleader 2019-03-26 03:31

关于DVI_D接口

0评论

• eeleader 2019-03-26 03:29

信号的提取与产生

0评论

• eeleader 2019-03-26 03:28

求助FPGA的替代品选择

0评论

• eeleader 2019-03-26 03:26

如何把数据写入EPCS中

0评论

• eeleader 2019-03-26 03:24

请版主帮忙，不吝赐教 感谢您

0评论

• eeleader 2019-03-26 03:20

请问一下 Xilinx SDK的软件程序如何固化到Flash中

0评论

• eeleader 2019-03-26 03:14

请教一个FPGA控制AD采集的问题。

0评论

• eeleader 2019-03-26 03:12

Xilinx VHDL 时序问题怎么解决