0评论

• eeleader 2019-03-27 01:27

FPGA与rs232之间的通信问题

0评论

• eeleader 2019-03-26 23:53

blackbox 生成方法求教

0评论

• eeleader 2019-03-26 23:48

QUARTUS 编译时遇见的错误，求指点！！

0评论

• eeleader 2019-03-26 23:16

FPGA最新的研究领域

0评论

• eeleader 2019-03-26 22:48

硬件工程师请看！

0评论

• eeleader 2019-03-26 22:22

FPGA最小系统

0评论

• eeleader 2019-03-26 22:18

Xilinx VHDL 时序问题怎么解决

0评论

• eeleader 2019-03-26 22:16

求quartus 11.0 sp1的crack

0评论

• eeleader 2019-03-26 21:39

小程序求教

0评论

• eeleader 2019-03-26 21:39

wire型数据与reg型数据的区别

0评论

• eeleader 2019-03-26 21:21

有偿求救！！救命啊~~

0评论

• eeleader 2019-03-26 21:16

关于modelsim时序仿真

0评论

• eeleader 2019-03-26 21:15

FPGA使用的PLL问题

0评论

• eeleader 2019-03-26 20:51

FPGA多个component，out端连接同样的I/o口出错，这样不能实现吗？

0评论

• eeleader 2019-03-26 20:17

求教关于《深入浅出玩转fpga》中sdram实验