0评论

• eeleader 2019-03-25 23:19

求助：EP2C8Q208与EP2C5Q208有什么区别？

0评论

• eeleader 2019-03-25 23:18

没有输出block ram ！！

0评论

• eeleader 2019-03-25 23:18

基于FPGA的扫频信号发生器的设计

0评论

• eeleader 2019-03-25 23:18

ADS830/831采集数据跳动严重

0评论

• eeleader 2019-03-25 23:16

VHDL语言对2个信号的判断？

0评论

• eeleader 2019-03-25 23:16

如何控制并改变FPGA的内部时钟

0评论

• eeleader 2019-03-25 23:15

FPGA死机

0评论

• eeleader 2019-03-25 23:13

基于FPGA实现LZW算法

0评论

• eeleader 2019-03-25 23:13

如果高效的判别verilog代码中的逻辑是组合逻辑还是时序逻辑

0评论

• eeleader 2019-03-25 23:11

verilog的always块里，既有电平又有边沿触发呢？

0评论

• eeleader 2019-03-25 23:08

CPLD代码求助，在fit这一步报错

0评论

• eeleader 2019-03-25 23:02

求 FPGA DDS 做 信号发生器器 的 外围电路图

0评论

• eeleader 2019-03-25 23:00

基于FPGA的视频采集传输系统遇到了显示问题

0评论

• eeleader 2019-03-25 22:59

VHDL语言对2个信号的判断？

0评论

• eeleader 2019-03-25 22:59

在quartus ii 中怎么将图形文件打包呢？