0评论

• eeleader 2019-03-25 21:30

大家帮我看看这个电路还有问题啊有必要再接一个flash吗？

0评论

• eeleader 2019-03-25 21:28

eeleader斑竹请进！

0评论

• eeleader 2019-03-25 21:27

用VHDL语言完成CPLD设计制作二路复用的2.048MHz时钟信号和二路8KHz帧同步信号。

0评论

• eeleader 2019-03-25 21:27

VHDL高手指点，谢谢

0评论

• eeleader 2019-03-25 21:27

FPGA内存控制

0评论

• eeleader 2019-03-25 21:25

ISE 全局时钟缓冲问题

0评论

• eeleader 2019-03-25 21:24

在Q II环境下出现了如下警告，请教解决办法

0评论

• eeleader 2019-03-25 21:23

wire型数据与reg型数据的区别

0评论

• eeleader 2019-03-25 21:23

求奉献

0评论

• eeleader 2019-03-25 21:23

ISE初学问题求助？

0评论

• eeleader 2019-03-25 21:23

FPGA实现高速传输模块

0评论

• eeleader 2019-03-25 21:22

关于12864和TFT

0评论

• eeleader 2019-03-25 21:21

请问NAND FLAHS/NOR FLASH，PSRAM方面的文档

0评论

• eeleader 2019-03-25 21:21

Cyclone III AS配置

0评论

• eeleader 2019-03-25 21:19

新手，求解一段verilog代码