0评论

• eeleader 2019-03-25 20:24

数字信号处理求助

0评论

• eeleader 2019-03-25 20:24

请教一个FPGA控制AD采集的问题。

0评论

• eeleader 2019-03-25 20:24

时钟偏斜大于数据延迟在Quartus II 9.1 如何修改

0评论

• eeleader 2019-03-25 20:23

FPGA的功耗和额定电流

0评论

• eeleader 2019-03-25 20:21

哪些FPGA有内置的Flash？

0评论

• eeleader 2019-03-25 20:19

XILINX SP605下载程序问题

0评论

• eeleader 2019-03-25 20:18

有偿求mt48lc4m16a2的verilog程序

0评论

• eeleader 2019-03-25 20:18

怎么学习FPGA？

0评论

• eeleader 2019-03-25 20:17

谁这有EP2c5t144c8 的pcb 空板

0评论

• eeleader 2019-03-25 20:16

关于fpga能做什么的几个小白问题？

0评论

• eeleader 2019-03-25 20:16

vhdl 变量转换问题

0评论

• eeleader 2019-03-25 20:15

QuartusII编译task的问题

0评论

• eeleader 2019-03-25 20:15

quartus和xilinx ise两个环境中编辑的verilog文件互相兼容吗

0评论

• eeleader 2019-03-25 20:14

quartus9.0应用

0评论

• eeleader 2019-03-25 20:14

前仿真与后仿真结果不同，原因是什么？