0评论

• eeleader 2019-03-25 20:13

ISE VHDL 地址差的太远，RAM反应不过来

0评论

• eeleader 2019-03-25 20:12

高速AD数据采集，异步FIFO，还是双口RAM

0评论

• eeleader 2019-03-25 20:11

关于FIFO延时以及移位寄存器的疑问，请高手指教！

0评论

• eeleader 2019-03-25 20:08

FPGA新手！LED实验，求帮助！！

0评论

• eeleader 2019-03-25 20:08

quartus中能 例化模块 么

0评论

• eeleader 2019-03-25 20:07

verilog中generate的用法（genvar）

0评论

• eeleader 2019-03-25 20:06

fifo缓存

0评论

• eeleader 2019-03-25 20:05

新手对时钟的问题

0评论

• eeleader 2019-03-25 20:05

如何向EPCS写用户数据

0评论

• eeleader 2019-03-25 20:04

Altera 时钟问题 PLL和直接使用的信号质量差别

0评论

• eeleader 2019-03-25 20:04

ise 12.4 安装失败 点开ise图标出现clip host

0评论

• eeleader 2019-03-25 20:03

求一份基于fpga的数字设计，并最好带有技术规范，需要完整版的，急需要！！！

0评论

• eeleader 2019-03-25 20:00

一道题，用vhdl写

0评论

• eeleader 2019-03-25 20:00

sysgen点generation长时间完不成

0评论

• eeleader 2019-03-25 20:00

一句verilog的代码看不懂，望高手解释~~~