0评论

• eeleader 2019-03-25 19:51

FPGA IO 电平标准 不同时，FPGA IO 的差别

0评论

• eeleader 2019-03-25 19:49

如何检测1ns脉宽的脉冲

0评论

• eeleader 2019-03-25 19:48

ISE VHDL 综合警告 增加2到3G Memory

0评论

• eeleader 2019-03-25 19:48

ISE使用出现的问题

0评论

• eeleader 2019-03-25 19:47

有一个疑问，谢谢个位热心人了

0评论

• eeleader 2019-03-25 19:46

如何实现 系统设计中不同IP CORE 时钟同步？

0评论

• eeleader 2019-03-25 19:46

ISE版本升级后，工程布局布线通不过

0评论

• eeleader 2019-03-25 19:45

单片机组合CPLD 设计的等精度频率计（测频率 测周期 测脉宽测占空比）

0评论

• eeleader 2019-03-25 19:44

m序列产生器

0评论

• eeleader 2019-03-25 19:43

检测报警的设计 求助

0评论

• eeleader 2019-03-25 19:43

刚学VHDL的新手求教一段程序

0评论

• eeleader 2019-03-25 19:42

怎样根据原理图编写VHDL程序

0评论

• eeleader 2019-03-25 19:42

请教VHDL的7段led译码输出毛刺相关问题

0评论

• eeleader 2019-03-25 19:42

求助 FPGA 功能仿真

0评论

• eeleader 2019-03-25 19:40

求帮助ISE使用