0评论

• eeleader 2019-03-25 19:29

请教个简单的问题 关于ALTERA的DE2开发板

0评论

• eeleader 2019-03-25 19:28

M4K和onchip memery关系

0评论

• eeleader 2019-03-25 19:28

DSP、FPGA的时钟线

0评论

• eeleader 2019-03-25 19:28

求各位指点

0评论

• eeleader 2019-03-25 19:28

想用运放设计一个二阶低通滤波器，截止频率为1M，谁能推荐一下使用什么样的运放

0评论

• eeleader 2019-03-25 19:27

6个二进制数据中取3个相同的，用verilog怎么实现？

0评论

• eeleader 2019-03-25 19:27

新手编译出现问题，望前辈指点

0评论

• eeleader 2019-03-25 19:27

多个pio的中断可以不可以写在一起，这样

0评论

• eeleader 2019-03-25 19:27

台湾力浦LP—2900实验台上的chip—broad拓展

0评论

• eeleader 2019-03-25 19:27

【项目外包】FPGA以太通信开发

0评论

• eeleader 2019-03-25 19:26

quartusII 中定制fifo如何使用

0评论

• eeleader 2019-03-25 19:26

谁能翻译下这段VHDL程序什么意思 3Q

0评论

• eeleader 2019-03-25 19:26

nios 11.0版本求证问题

0评论

• eeleader 2019-03-25 19:25

黑金cycloneII的开发板，想接蓝牙串口模块

0评论

• eeleader 2019-03-25 19:25

高电平输入脚，FPGA烧写程序后就变为低！