0评论

• eeleader 2019-03-25 18:35

时序约束问题

0评论

• eeleader 2019-03-25 18:34

Quartus II 10.0怎么没有计数器宏模块呀？

0评论

• eeleader 2019-03-25 18:33

夏老师书中的一个语句疑惑

0评论

• eeleader 2019-03-25 18:32

FPGA菜鸟求助。。。请各位大侠帮忙

0评论

• eeleader 2019-03-25 18:31

IP 核 累加器 信号的输入时间

0评论

• eeleader 2019-03-25 18:30

还是点灯程序，，请教 test bench 的写法。。。

0评论

• eeleader 2019-03-25 18:30

【项目外包】模拟双口RAM器件

0评论

• eeleader 2019-03-25 18:28

ISE VHDL 仿真的时候可以显示整数吗？

0评论

• eeleader 2019-03-25 18:27

在本程序中怎么样设置程序运行起点为100H。

0评论

• eeleader 2019-03-25 18:27

cycloneIII EP3C5E144C8N 中时钟的问题

0评论

• eeleader 2019-03-25 18:25

实在不懂

0评论

• eeleader 2019-03-25 18:25

关于xilinx的DCM

0评论

• eeleader 2019-03-25 18:25

nios 中run as hardware是下载到ram中

0评论

• eeleader 2019-03-25 18:24

signal "L1"(L2,L3,R1,R2,R3)has multiple

0评论

• eeleader 2019-03-25 18:24

Virtex-6里面可以配置两个ICAP吗