0评论

• eeleader 2019-03-25 18:02

设计计数器时遇到的问题

0评论

• eeleader 2019-03-25 18:02

求大虾指点，用Verilog编了一个脉冲发生器，出现了一个怪异的问题。。。

0评论

• eeleader 2019-03-25 18:01

真心求教，MUX的DATA输入端为什么会有重复？

0评论

• eeleader 2019-03-25 18:00

【项目外包】基于FPGA的CCD图像采集系统

0评论

• eeleader 2019-03-25 18:00

FPGA设置IP核时，编译出错。。。

0评论

• eeleader 2019-03-25 17:58

关于verilog中的数据反馈问题

0评论

• eeleader 2019-03-25 17:58

关于实时数据采集

0评论

• eeleader 2019-03-25 17:57

ISE10.1安装问题

0评论

• eeleader 2019-03-25 17:56

帮助 for

0评论

• eeleader 2019-03-25 17:56

实数问题求教

0评论

• eeleader 2019-03-25 17:56

关于ISE调用IP核的问题

0评论

• eeleader 2019-03-25 17:55

如果高效的判别verilog代码中的逻辑是组合逻辑还是时序逻辑

0评论

• eeleader 2019-03-25 17:55

（LATTICE的CPLD器件）内部分频信号如何约束到全局网络上去？

0评论

• eeleader 2019-03-25 17:55

NIOSII移植uclinux

0评论

• eeleader 2019-03-25 17:53

dsp builder 9.1 sp2 破解问题