0评论

• eeleader 2019-03-25 17:53

能用FPGA设计GSM自选频器吗

0评论

• eeleader 2019-03-25 17:51

问些简单的问题

0评论

• eeleader 2019-03-25 17:51

关于DSPbuilder仿真的问题

0评论

• eeleader 2019-03-25 17:51

fpga+ssram电路图？

0评论

• eeleader 2019-03-25 17:49

quartus中能 例化模块 么

0评论

• eeleader 2019-03-25 17:48

下面的VHDL中时钟clk是变量，不是输入量，结果出现错误？为什么啊？怎么编啊？

0评论

• eeleader 2019-03-25 17:48

FPGA的VGA怎么显示字符

0评论

• eeleader 2019-03-25 17:48

求教解决大容量数据储存及快速读取技术

0评论

• eeleader 2019-03-25 17:47

关于JTAG下载程序问题

0评论

• eeleader 2019-03-25 17:46

我想学习FPGA,大家推荐一款吧

0评论

• eeleader 2019-03-25 17:44

verilog语法小问题

0评论

• eeleader 2019-03-25 17:42

ISE VHDL 如何判断信号被更新

0评论

• eeleader 2019-03-25 17:40

一个移位的小问题

0评论

• eeleader 2019-03-25 17:40

请教一个I2C的问题，在官方文档中提到的仲裁时没有定义的情况

0评论

• eeleader 2019-03-25 17:40

急求，基于FPGA的用verilog实现的sdram控制器的详细设计方案和源码！！！