0评论

• eeleader 2019-03-25 17:26

Local 端访问PCI9054内部寄存器只能写，不能读

0评论

• eeleader 2019-03-25 17:26

基于FPGA的采集系统与ISA通讯出现问题

0评论

• eeleader 2019-03-25 17:25

nios2的问题

0评论

• eeleader 2019-03-25 17:24

关于1个VHDL 编译错误

0评论

• eeleader 2019-03-25 17:24

时钟clk由输入量a和b与门产生，作为D触发器的时钟信号，用VHDL语言怎么编啊?

0评论

• eeleader 2019-03-25 17:24

在verilog里二进制小数怎样表示？

0评论

• eeleader 2019-03-25 17:23

请各位帮忙看一下这个小程序，为什么总是运行不了

0评论

• eeleader 2019-03-25 17:23

求quartus10.0教程

0评论

• eeleader 2019-03-25 17:22

Modelsim仿真的SymInitialize问题

0评论

• eeleader 2019-03-25 17:21

FPGA 一个点灯程序 呵呵 请教

0评论

• eeleader 2019-03-25 17:20

求助：EDK的一些问题

0评论

• eeleader 2019-03-25 17:19

有人用HDL做I2C通信吗？

0评论

• eeleader 2019-03-25 17:19

fpga中类似数组的赋值

0评论

• eeleader 2019-03-25 17:19

MAX7064S 的一款芯片发热

0评论

• eeleader 2019-03-25 17:18

quartus ii 里verilog HDL语言怎么进行综合呢？具体真操作呢