0评论

• eeleader 2019-03-25 14:32

CPLD作为DSP外设读写数据的程序代码

0评论

• eeleader 2019-03-25 14:31

关于VHDL句子

0评论

• eeleader 2019-03-25 14:30

关于用FPGA产生2.5Gbps数字信号

0评论

• eeleader 2019-03-25 14:29

nios ii SPI slave模式的问题

0评论

• eeleader 2019-03-25 14:29

求助如何测试sdram控制器

0评论

• eeleader 2019-03-25 14:29

求大侠帮忙，开发板貌似出了问题

0评论

• eeleader 2019-03-25 14:29

新手求助，为什么仿真不出来？

0评论

• eeleader 2019-03-25 14:28

Verilog描述的基于VGA的乒乓球游戏

0评论

• eeleader 2019-03-25 14:28

步进频率信号

0评论

• eeleader 2019-03-25 14:28

APA600 内核电流异常

0评论

• eeleader 2019-03-25 14:27

一个错误的程序 请高手指点 两位计数器 新手 实在找不到错误地方了 谢谢

0评论

• eeleader 2019-03-25 14:27

跪求 支持64位的 xilinx ISE 软件

0评论

• eeleader 2019-03-25 14:25

在VHDL中怎么实现宏编译

0评论

• eeleader 2019-03-25 14:25

TVP5150的AVID 和VBLK寄存器究竟怎么设置

0评论

• eeleader 2019-03-25 14:22

一个关于延迟检测的问题