0评论

• eeleader 2019-03-25 13:37

vhdl中怎样编写复数计算？大家给指导一下

0评论

• eeleader 2019-03-25 13:35

QuartusII 10.1支持MAX7000系列的CPLD下载吗？

0评论

• eeleader 2019-03-25 13:34

关于spartan3E下载的问题

0评论

• eeleader 2019-03-25 13:34

用FPGA可以设计COMS摄像头采集数据控制电机吗

0评论

• eeleader 2019-03-25 13:33

按键消抖 代码 为什么没有输出呢

0评论

• eeleader 2019-03-25 13:33

CRC校验码产生器程序

0评论

• eeleader 2019-03-25 13:32

求Actel fpga的学习资料！

0评论

• eeleader 2019-03-25 13:31

FPGA能实现DSP数字处理的要求吗？

0评论

• eeleader 2019-03-25 13:31

求助为什么任务下老出always附近缺少分号的错误？

0评论

• eeleader 2019-03-25 13:30

Quartus 安装时，出现一个问题，请指点

0评论

• eeleader 2019-03-25 13:29

ISE中的一个警告<sys_ret> is already implicitly dec

0评论

• eeleader 2019-03-25 13:28

一个串口发送的verilog程序，运行结果很奇怪

0评论

• eeleader 2019-03-25 13:28

nios中的编译器选项debug和release区别

0评论

• eeleader 2019-03-25 13:28

顶层模块调用底层模块的端口信号，仿真时出错~~~

0评论

• eeleader 2019-03-25 13:27

第一次编程就出错了