0评论

• eeleader 2019-03-25 13:02

modelsim仿真激励程序的信号进入不了调用模块

0评论

• eeleader 2019-03-25 12:59

千兆网口和百兆网口设计

0评论

• eeleader 2019-03-25 12:59

cypress的usb在slave fifo下与fpga的通信

0评论

• eeleader 2019-03-25 12:59

sdram onchip-memory的问题

0评论

• eeleader 2019-03-25 12:59

FPGA求指教？？？？？？？？

0评论

• eeleader 2019-03-25 12:57

altera的FPGA怎么实现PWM波形输出

0评论

• eeleader 2019-03-25 12:56

FPGA IO 输出输出电阻

0评论

• eeleader 2019-03-25 12:52

相同的程序换了不同型号的FPGA之后运行不正确了

0评论

• eeleader 2019-03-25 12:51

【小白求助】有关十进制加法计数器的问题~

0评论

• eeleader 2019-03-25 12:50

请问谁用过AVR写过18B20的驱动啊？

0评论

• eeleader 2019-03-25 12:49

求问哪里可以下载ise 套件！

0评论

• eeleader 2019-03-25 12:45

【项目外包】FPGA中实现TCP/IP IPV4或者IPV6的协议栈

0评论

• eeleader 2019-03-25 12:43

关于Cyclone III和IV的未用到时钟专用管脚

0评论

• eeleader 2019-03-25 12:43

quartus和xilinx ise两个环境中编辑的verilog文件互相兼容吗

0评论

• eeleader 2019-03-25 12:43

关于nios ii的SPI内核使用问题