0评论

• eeleader 2019-03-25 12:03

求助帮忙用vhdl实现一段fpga框图，（价钱可商议），急用！！！！

0评论

• eeleader 2019-03-25 12:01

跪求，microblaze的库说明

0评论

• eeleader 2019-03-25 11:57

模块组合

0评论

• eeleader 2019-03-25 11:56

求助大家：基于FPGA 自己选择“毕业设计”题目 麻烦大家支招 时间紧急

0评论

• eeleader 2019-03-25 11:54

ISE VHDL 综合后警告有" 组合逻辑循环"

0评论

• eeleader 2019-03-25 11:53

引脚设为上拉不成功

0评论

• eeleader 2019-03-25 11:52

quartus 11.0版本的sdram地址宽度

0评论

• eeleader 2019-03-25 11:51

jtag_uart输出乱码

0评论

• eeleader 2019-03-25 11:47

有关测试文件，，求助啊各位大侠~~

0评论

• eeleader 2019-03-25 11:45

请各位指导下小弟

0评论

• eeleader 2019-03-25 11:41

求中文版书籍<数字信号处理的fpga实现 >第三版

0评论

• eeleader 2019-03-25 11:40

proteus里怎么实现无线收发模块的仿真？？？

0评论

• eeleader 2019-03-25 11:40

ise调用edk子模块不显示

0评论

• eeleader 2019-03-25 11:39

（LATTICE的CPLD器件）内部分频信号如何约束到全局网络上去？

0评论

• eeleader 2019-03-25 11:38

用FPGA实现时分复用的问题