0评论

• eeleader 2019-03-25 10:39

第一次搞FIFO，数据貌似写不进去，求助Ing

0评论

• eeleader 2019-03-25 10:35

非阻塞赋值容易错语法点讨论

0评论

• eeleader 2019-03-25 10:31

Verilog非整数分频问题

0评论

• eeleader 2019-03-25 10:25

FPGA设计问题

0评论

• eeleader 2019-03-25 10:23

怎样根据原理图编写VHDL程序

0评论

• eeleader 2019-03-25 10:20

DDR3--SDRAM读写时序

0评论

• eeleader 2019-03-25 10:13

基于FPGA的扫频信号发生器的设计

0评论

• eeleader 2019-03-25 10:11

有没有人使用过quartus内部的Lcell延时进行时间测量的？

0评论

• eeleader 2019-03-25 10:08

FPGA实现排序？

0评论

• eeleader 2019-03-25 10:05

关于ise

0评论

• eeleader 2019-03-25 10:00

求周立功smartEDA光盘资料，就是EDA实验与实践的配套资料

0评论

• eeleader 2019-03-25 10:00

编码器多次正反转之后回到同一位置的值不同，怎么回事？

0评论

• eeleader 2019-03-25 09:48

用FPGA控制RTL8019AS，用verilog编写初始化模块

0评论

• eeleader 2019-03-25 09:47

FPGA中的有符号数的比较

0评论

• eeleader 2019-03-25 09:32

Quartus MegaWizard Plug—In 字体