0评论

• camp 2019-07-16 07:34

verilog中函数function 中的变量可以和调用模块的变量重名吗

0评论

• camp 2019-07-16 07:23

关于FPGA串口？

0评论

• camp 2019-07-16 06:49

小弟初学VHDL,看别人的结构写了个ALU的程序，但编译不过...

0评论

• camp 2019-07-16 06:35

为什么没有大神做视频讲解一下VHDL呢

0评论

• camp 2019-07-16 06:25

讨论下RTL8201BL的Verilog实现

0评论

• camp 2019-07-16 06:16

使用chip scope板级调试问题

0评论

• camp 2019-07-16 06:11

有没有FPGA的QQ群

0评论

• camp 2019-07-16 06:10

串行发送字符D给外部激光测距仪 串行接收一个128位的数据

0评论

• camp 2019-07-16 05:45

关于rom配置后的仿真问题

0评论

• camp 2019-07-16 05:37

有没有软件可以代替Quartus II烧写CPLD程序

0评论

• camp 2019-07-16 05:37

一个always语句里面是顺序执行的吗

0评论

• camp 2019-07-16 05:36

请问这连个芯片可以通用吗？

0评论

• camp 2019-07-16 05:15

FPGA上电后烧掉是怎么回事 ？？已经两块了

0评论

• camp 2019-07-16 04:57

关于modelsim的仿真问题

0评论

• camp 2019-07-16 04:50

verilog写cpld的程序如何消除按键的抖动？