0评论

• camp 2019-07-16 01:54

关于rom配置后的仿真问题

0评论

• camp 2019-07-16 01:54

菜鸟求救：如何使用ISE中IP核生成的FIFO和RAM读写图像数据？

0评论

• camp 2019-07-16 01:52

verilog存储器类型变量，占用资源较多 reg [22:0] rom_base_10Hz [0.

0评论

• camp 2019-07-16 01:34

vhdl长数据包包头检测的实现

0评论

• camp 2019-07-16 01:29

小弟初学VHDL,看别人的结构写了个ALU的程序，但编译不过...

0评论

• camp 2019-07-16 01:19

多个模块共用inout总线

0评论

• camp 2019-07-16 01:13

时序关键路径

0评论

• camp 2019-07-16 01:08

追踪函数

0评论

• camp 2019-07-16 01:06

VGA + RAM 显示问题

0评论

• camp 2019-07-16 01:03

利用RAM实现a，b两路数据延迟

0评论

• camp 2019-07-16 01:02

初步上手FPGA请问这个仿真时怎么回事 感谢！！！

0评论

• camp 2019-07-16 00:39

如何实现b是a的一半，a、b的数据类型[1:0]

0评论

• camp 2019-07-15 17:24

请教合泰HT46R005单片机程序编写