0评论

• chenchu0910 2019-07-18 00:19

【有奖活动】试看小梅哥fpga设计思想与验证方法视频

0评论

• chenchu0910 2019-07-16 10:55

按键控制LED流水灯不成功

0评论

• chenchu0910 2019-07-16 08:30

求xilinx的XC7V2000T这块FPGA的开发板原理图，万谢

0评论

• chenchu0910 2019-07-16 08:07

寄存器reg延迟问题

0评论

• chenchu0910 2019-07-16 07:03

VHDL 闹钟系统设计

0评论

• chenchu0910 2019-07-16 05:29

急！！哪位兄弟知道JTAG插座接反会不会烧坏CPLD？

0评论

• chenchu0910 2019-07-16 04:45

求xilinx的XC7V2000T这块FPGA的开发板原理图，万谢

0评论

• chenchu0910 2019-07-16 04:45

Vivado2014.4 win8.1系统 破解

0评论

• chenchu0910 2019-07-16 04:33

FPGA版块每周十问，更多礼品等你来拿！

0评论

• chenchu0910 2019-07-16 04:32

寄存器reg延迟问题

0评论

• chenchu0910 2019-07-16 03:33

【FPGA每周一练】FPGA的HDL建模第二周

0评论

• chenchu0910 2019-07-16 02:28

verilogHDL中的｛｝用法

0评论

• chenchu0910 2019-07-16 00:57

元件例化编译不过

0评论

• chenchu0910 2019-07-16 00:52

verilog 不同的module之间信号连不上

0评论

• chenchu0910 2019-07-15 21:51

类似于总线结构连接各模块怎么样仿真呢