0评论

• 兰儿 2019-07-17 13:02

FPGA外接DDR3，引脚配置完成后，编译出现如下错误

0评论

• 兰儿 2019-07-17 07:46

FPGA外接DDR3，引脚配置完成后，编译出现如下错误

0评论

• 兰儿 2019-07-17 00:04

FPGA外接DDR3，引脚配置完成后，编译出现如下错误

0评论

• 兰儿 2019-07-16 12:15

FPGA外接DDR3，引脚配置完成后，编译出现如下错误

0评论

• 兰儿 2019-07-16 11:28

硬件设计为cyclone V FPGA控制DDR3进行数据读取工作，Quartus II编译DDR3

0评论

• 兰儿 2019-07-16 11:11

FPGA外接DDR3，引脚配置完成后，编译出现如下错误

0评论

• 兰儿 2019-07-16 04:07

cyclone V控制DDR3的读写，quartusII配置DDR3 ip核后，如何调用实现DDR3

0评论

• 兰儿 2019-07-16 02:22

cyclone V外接DDR3，现想实现硬控，IP核设计生成时出现如下错误

0评论

• 兰儿 2019-07-16 01:07

FPGA外接DDR3，引脚配置完成后，编译出现如下错误

0评论

• 兰儿 2019-07-16 00:00

altera公司cyclone V外接DDR3，通过HMC硬控，ddr3没能实现读写操作，请大神帮忙