0评论

• 无影000 2019-07-16 16:10

如何用verilog语言实现按键按一次是开始，再按一次是暂停

0评论

• 无影000 2019-07-16 15:28

为什么MH计数到5不停止还要继续计数呢

0评论

• 无影000 2019-07-16 15:23

对50MHZ时钟分频，输出1KHZ时钟信号和100HZ时钟信号

0评论

• 无影000 2019-07-16 14:56

如何用verilog语言实现按键按一次是开始，再按一次是暂停

0评论

• 无影000 2019-07-16 11:17

对50MHZ时钟分频，输出1KHZ时钟信号和100HZ时钟信号

0评论

• 无影000 2019-07-16 10:58

为什么MH计数到5不停止还要继续计数呢

0评论

• 无影000 2019-07-16 10:15

技术模块输出信号MSL、MSH、SL、SH、ML、MH几个信号在数码管扫描模块为什么是高阻态呢？急求

0评论

• 无影000 2019-07-16 09:32

modelsim仿真波形显示cnt没有计数 没有输出 怎么回事

0评论

• 无影000 2019-07-16 08:05

在调试FPGA串口的时候遇到一个问题，求助！

0评论

• 无影000 2019-07-16 06:54

技术模块输出信号MSL、MSH、SL、SH、ML、MH几个信号在数码管扫描模块为什么是高阻态呢？急求

0评论

• 无影000 2019-07-16 05:09

modelsim仿真波形显示cnt没有计数 没有输出 怎么回事

0评论

• 无影000 2019-07-16 04:56

基础语法语法问题

0评论

• 无影000 2019-07-16 03:03

大神帮我看一下，谢谢

0评论

• 无影000 2019-07-16 02:49

对50MHZ时钟分频，输出1KHZ时钟信号和100HZ时钟信号

0评论

• 无影000 2019-07-16 01:55

大神帮我看一下，谢谢