0评论

• kyle5566 2019-07-17 12:40

刚开始学习FPGA，最近想要制作一个电子时钟，发现输出数码管的片选和段选无法仿真

0评论

• kyle5566 2019-07-17 09:51

关于两端口ROM的问题

0评论

• kyle5566 2019-07-16 16:08

刚开始学习FPGA，最近想要制作一个电子时钟，发现输出数码管的片选和段选无法仿真

0评论

• kyle5566 2019-07-16 15:11

Quartus调用Modelisim出来了Modelisim但是没有出来波形

0评论

• kyle5566 2019-07-16 14:57

verilog 里面提示的一个错误 看了半天不知道哪里错误 请哪位大神提点一下！

0评论

• kyle5566 2019-07-16 14:26

我要在testbench中读入一个外部文件作为输入信号，在modelsim仿真中，显示的输入信号一直

0评论

• kyle5566 2019-07-16 13:53

谁有cic插值滤波器的代码，能分享下吗？

0评论

• kyle5566 2019-07-16 11:52

谁有cic插值滤波器的代码，能分享下吗？

0评论

• kyle5566 2019-07-16 11:03

verilog 里面提示的一个错误 看了半天不知道哪里错误 请哪位大神提点一下！

0评论

• kyle5566 2019-07-16 10:43

verilog 里面提示的一个错误 看了半天不知道哪里错误 请哪位大神提点一下！

0评论

• kyle5566 2019-07-16 10:38

verilog 里面提示的一个错误 看了半天不知道哪里错误 请哪位大神提点一下！

0评论

• kyle5566 2019-07-16 10:10

我要在testbench中读入一个外部文件作为输入信号，在modelsim仿真中，显示的输入信号一直

0评论

• kyle5566 2019-07-16 08:56

刚开始学习FPGA，最近想要制作一个电子时钟，发现输出数码管的片选和段选无法仿真

0评论

• kyle5566 2019-07-16 07:45

求助：分频器的仿真图出不来

0评论

• kyle5566 2019-07-16 06:51

谁有cic插值滤波器的代码，能分享下吗？