0评论

• zlxdlg 2019-07-16 05:07

为什么仿真时序不一致

0评论

• zlxdlg 2019-07-16 04:48

QuartusII版本推荐

0评论

• zlxdlg 2019-07-16 03:33

FPGA的一个信号怎么通过多个管脚输出？

0评论

• zlxdlg 2019-07-16 03:19

参数可变的奇数分频占空比问题

0评论

• zlxdlg 2019-07-16 02:49

基于FPGA的电子日历设计——闰年的判断

0评论

• zlxdlg 2019-07-16 02:46

Libero的License获取问题

0评论

• zlxdlg 2019-07-16 01:03

rapidio接口定义

0评论

• zlxdlg 2019-07-16 00:57

两片XILINX的cpld是否公用一个jtag口实现程序烧写

0评论

• zlxdlg 2019-07-16 00:24

求Quartus 64位的安装软件

0评论

• zlxdlg 2019-07-15 23:28

求Quartus 64位的安装软件

0评论

• zlxdlg 2019-07-15 22:47

xilinx，ddrmig文件中管脚分配