0评论

• 小白报道 2019-07-16 09:14

QuartusII中四选一选择器波形仿真问题

0评论

• 小白报道 2019-07-16 09:09

old<=new语句综合错误，向各位大侠请教

0评论

• 小白报道 2019-07-16 08:40

Verilog流水线加法器always块中应该采用阻塞赋值（=），还是非阻塞赋值（<=）？

0评论

• 小白报道 2019-07-16 08:15

用CPLD程序显示数码管为什么上电时只能同时点亮一个

0评论

• 小白报道 2019-07-16 08:11

quartus ii 时序仿真出现了问题

0评论

• 小白报道 2019-07-16 07:50

用signaltap抓取fpga接收的数据波形的问题

0评论

• 小白报道 2019-07-16 07:20

在做FFT IP核的仿真时遇到问题，居然不能生成FFT的仿真文件，求解答

0评论

• 小白报道 2019-07-16 07:18

fpga作为从机与stm32进行spi通信

0评论

• 小白报道 2019-07-16 06:26

小白首问：RTL viewer 的输出怎么接地了？？

0评论

• 小白报道 2019-07-16 05:52

modelsim仿真错误的问题。

0评论

• 小白报道 2019-07-16 04:40

old<=new语句综合错误，向各位大侠请教

0评论

• 小白报道 2019-07-16 04:30

quartus prime devices安装问题

0评论

• 小白报道 2019-07-16 03:36

quartus原理图编译问题求助 急！

0评论

• 小白报道 2019-07-16 03:23

Verilog流水线加法器always块中应该采用阻塞赋值（=），还是非阻塞赋值（<=）？

0评论

• 小白报道 2019-07-16 02:59

用signaltap抓取fpga接收的数据波形的问题