0评论

• hqbenson 2020-02-06 03:31

面试时提到一个关于大计数器的问题

0评论

• hqbenson 2020-02-06 02:39

面试时提到一个关于大计数器的问题

0评论

• hqbenson 2020-02-05 03:36

面试时提到一个关于大计数器的问题

0评论

• hqbenson 2020-02-04 18:23

面试时提到一个关于大计数器的问题

0评论

• hqbenson 2020-02-04 05:27

每当 dis_data有变化就产生一个 高脉冲该怎么写啊

0评论

• hqbenson 2020-02-04 04:16

每当 dis_data有变化就产生一个 高脉冲该怎么写啊

0评论

• hqbenson 2020-02-03 16:38

语法迷点

0评论

• hqbenson 2020-02-03 15:25

二维变量怎样综合成blockram？

0评论

• hqbenson 2019-07-17 16:24

Verilog流水线加法器always块中应该采用阻塞赋值（=），还是非阻塞赋值（<=）？

0评论

• hqbenson 2019-07-17 12:13

FPGA时序波形测出来好奇怪！

0评论

• hqbenson 2019-07-17 00:17

Verilog流水线加法器always块中应该采用阻塞赋值（=），还是非阻塞赋值（<=）？

0评论

• hqbenson 2019-07-16 20:16

quartus ii 时序仿真出现了问题

0评论

• hqbenson 2019-07-15 22:43

关于vhdl—— case when后面的赋值语句不更新的问题 ？