0评论

• feeeed 2019-07-17 09:39

【求助】用Verilog HDL编写uart串口通信并存储RAM（ISE）

0评论

• feeeed 2019-07-16 22:58

【求助】用Verilog HDL编写uart串口通信并存储RAM（ISE）

0评论

• feeeed 2019-07-16 17:38

【求助】用Verilog HDL编写uart串口通信并存储RAM（ISE）

0评论

• feeeed 2019-07-16 11:23

【求助】用Verilog HDL编写uart串口通信并存储RAM（ISE）

0评论

• feeeed 2019-07-16 06:48

新手，求助按键消抖程序问题

0评论

• feeeed 2019-07-16 05:18

新手ise仿真遇到问题 求解答

0评论

• feeeed 2019-07-16 04:14

新手ise仿真遇到问题 求解答

0评论

• feeeed 2019-07-16 02:31

xilink的板子。impact 检测不到设备 显示Can not find cable, chec

0评论

• feeeed 2019-07-16 02:21

跪求uart串口程序

0评论

• feeeed 2019-07-16 01:11

新手，求助按键消抖程序问题

0评论

• feeeed 2019-07-16 00:33

用FPGA做毕业设计哪方面比较好做？

0评论

• feeeed 2019-07-15 23:52

uart的顶层模块编译出现一个问题，求解答