0评论

• 白丁 2019-03-25 16:35

关于12864和TFT

0评论

• 白丁 2019-03-25 16:22

technology map viewer问题

0评论

• 白丁 2019-03-25 16:21

lattice的fpga为什么配置8e的时候读取不了id

0评论

• 白丁 2019-03-25 16:21

不采用dds技术，做一个正弦波发生器

0评论

• 白丁 2019-03-25 16:19

ROM例化之后的仿真出错了

0评论

• 白丁 2019-03-25 16:17

萌新求助关于quartus的configuration设置

0评论

• 白丁 2019-03-25 16:14

要做个计数器来读取quartus2软件rom的数据，该建十进制还是十六进制

0评论

• 白丁 2019-03-25 16:12

用verilog写一个24键电子琴（FPGA）

0评论

• 白丁 2019-03-25 16:11

altera iv无法成功配置，求高手指点

0评论

• 白丁 2019-03-25 16:04

ROM例化之后的仿真出错了

0评论

• 白丁 2019-03-25 15:58

pll实现

0评论

• 白丁 2019-03-25 15:52

MAX V系列CPLD支持PLL么

0评论

• 白丁 2019-03-25 15:50

ROM例化问题

0评论

• 白丁 2019-03-25 15:48

大家都是在淘宝哪一家店买的材料呀

0评论

• 白丁 2019-03-25 15:44

想用verilog HDL编一个计算器，小数点的算法解决不了