0评论

• 白丁 2019-03-25 14:49

特权同学第一个实验怎么就出不来。。。

0评论

• 白丁 2019-03-25 14:45

本跑 Quartus II 软件巨慢

0评论

• 白丁 2019-03-25 14:44

crc（x^5 + x^4 + x^2 + 1）用verilog串行实现调出不了，请高手来帮我！

0评论

• 白丁 2019-03-25 14:31

如何在verilog中调用vhdl模块，最好给个例子，万分感谢啊！

0评论

• 白丁 2019-03-25 14:26

cic滤波器

0评论

• 白丁 2019-03-25 14:25

各位大神们，dsp builder 和EDS能不能破解啊，求各位前辈指教

0评论

• 白丁 2019-03-25 14:24

请问一下fpga有没有pata接口的ip核

0评论

• 白丁 2019-03-25 14:21

FPGA开发板有没有适合学生的求推荐？

0评论

• 白丁 2019-03-25 14:20

从quartus到modelsim的问题

0评论

• 白丁 2019-03-25 14:15

用FPGA做频率为50hz的电压采集

0评论

• 白丁 2019-03-25 14:14

6045如何产生pwm波

0评论

• 白丁 2019-03-25 14:14

fpga无法配置

0评论

• 白丁 2019-03-25 14:13

FPGA做AD采样？

0评论

• 白丁 2019-03-25 14:12

如何统计reg变量中1的个数

0评论

• 白丁 2019-03-25 14:11

quartus ii 是不是不能像vc++那样自动调整代码格式啊？