5回答

16560浏览

• robertslyh 2019-03-25 08:22

Modelsim仿真Loading时出现错误" Nodebug designs are not supported."

3回答

5098浏览

• robertslyh 2019-03-25 08:22

DDR3 with UniPHY的Avalon-MM接口控制应该怎么设计

2回答

12851浏览

• robertslyh 2019-03-25 08:21

DDR3 IP核例化求指导

7回答

14640浏览

• robertslyh 2019-03-25 08:19

FPGA的时钟脚分配以及时钟网络的疑惑

0回答

13455浏览

• robertslyh 2019-03-25 08:18

Quartus里ALTLVDS模块和GXB的区别在哪里

4回答

11440浏览

• robertslyh 2019-03-25 08:18

收发器在接收端为什么要采用一个bitslip模块以及该模块的实现