1回答

2167浏览

• dongxh 2019-03-25 08:55

IP 核 累加器 信号的输入时间

6回答

5669浏览

• dongxh 2019-03-25 08:54

xilinx RAM IP CORE 有没有办法 按照地址 初始化呢？

4回答

5955浏览

• dongxh 2019-03-25 08:54

我写了一个状态机，但读的地址和写的地址总是不对，有高手愿意指导一下吗？

9回答

8463浏览

• dongxh 2019-03-25 08:51

Xilinx VHDL 时序问题怎么解决

1回答

3996浏览

• dongxh 2019-03-25 08:45

ISE VHDL 如何通过端口给二维数组赋值呢？