1回答

5472浏览

• eeleader 2019-03-25 10:46

Verilog程序实现功能不对怎么办啊？

1回答

5381浏览

• eeleader 2019-03-25 10:46

请问触发器的RN和SN是电平触发还是边沿触发啊

1回答

8469浏览

• eeleader 2019-03-25 10:46

除了iMPACT外，还有什么第三方配置工具？

1回答

6002浏览

• eeleader 2019-03-25 10:46

关于FF的CK和RN的setup问题？

1回答

6854浏览

• eeleader 2019-03-25 10:46

关于Xilinx FPGA的bitstream 内部数值的意义？

2回答

7891浏览

• eeleader 2019-03-25 10:45

FIFO读写的问题

4回答

4177浏览

• eeleader 2019-03-25 10:45

上升沿的捕获电路（代码）

1回答

8310浏览

• eeleader 2019-03-25 10:45

遇到了一个奇怪的问题，请高手们指教。

1回答

4884浏览

• eeleader 2019-03-25 10:45

请教几个关于FPGA的问题

1回答

3886浏览

• eeleader 2019-03-25 10:45

非三态总线是什么意思？

1回答

5172浏览

• eeleader 2019-03-25 10:44

关于门控时钟综合

1回答

14033浏览

• eeleader 2019-03-25 10:44

关于ISE11添加周期时序约束的问题，求助！

1回答

10712浏览

• eeleader 2019-03-25 10:44

所有的register都为unconstrained

1回答

2590浏览

• eeleader 2019-03-25 10:44

FPGA内信号等长，怎么加约束？

1回答

1331浏览

• eeleader 2019-03-25 10:44

问个Perl的问题