Altera_Xilinx的提问 - 平头弟

关注私信

这个人很懒，暂无签名信息

2
回答
2
提问
0
文章
7
粉丝
0

赞同
371

经验
174

财富

2回答

4087浏览

Altera_Xilinx 2019-07-15 20:37

CYCLONE IV FPGA想用JTAG口编程FLASH，提问关于MSEL的BANK区为1.8V时的配置问题