• 小夕nike 2019-07-15 21:37

FPGA视频采集卡，求助~~~

• 小夕nike 2019-07-15 21:36

请问一个时序逻辑always块中，写多个if...else if ...else if...语句和用case语句对时序和稳定性影响有什么不同？

• 小夕nike 2019-07-15 21:34

为了消除跨时钟域时序违例，跨时钟域的信号做两级寄存器寄存后，然后set falsh path，这样处理没问题吧？

• 小夕nike 2019-07-15 21:32

用了ddr、以太网等ip核，算是有高速接口设计经验了吗？