1回答

3384浏览

• 技术达人 2020-02-27 21:04

FPGA+SFP设计问题（已解答）

1回答

9655浏览

• 技术达人 2020-02-27 21:04

关于FPGA的配置文件格式问题（已解答）

1回答

12985浏览

• 技术达人 2020-02-27 21:04

在SDK下如何对zynq的UART外设进行EMIO分配?(已解答）

1回答

2644浏览

• 技术达人 2020-02-24 20:30

【博文分享】Vivado高效设计案例分享大赛---轻松创建自己的IP

1回答

4489浏览

• 技术达人 2020-02-24 20:18

关于K7的IO承受电压

1回答

5780浏览

• 技术达人 2020-02-24 20:18

VivadoHLS中函数的层次设计和优化

1回答

2451浏览

• 技术达人 2020-02-24 20:18

Vivado HLS学习资料

0回答

13562浏览

• 技术达人 2020-02-24 20:17

扩展UltraScale ASIC级FPGA与Zynq SoC架构，赛灵思推出UltraScale MPSoC

3回答

17401浏览

• 技术达人 2020-02-24 20:16

如何用verilog实现时钟的相位延迟？