0
1
28
168
258
90
//四位计数器 module cy4(input clk, input rst_n, output reg[3:0] Q); always @(posedge clk or negedge rst_n) if(!rst_n) Q