240 私信
这个人很懒,暂无签名信息
0

简单的四位计数器

//四位计数器 module cy4(input clk, input rst_n, output reg[3:0] Q); always @(posedge clk or negedge rst_n) if(!rst_n) Q

个人介绍
暂无介绍