6
0
2
41
336
221
183
PS:为了面试准备的,总结的比较粗糙。 1.实现D触发器逻辑 //基本D触发器 module D_EF(Q,D,CLK) input D,CLK; output Q; reg Q; //在always语句中被赋值的信号要声明为reg类型 寄存器定义 always @ (posedge CLK) begin Q