EDA的Verilog语言编写16进制计数器

• 小镜子 发布于
• 1716 收藏

这个可以有，另外送一个同步低电平复位端 module counter( input rst_n, input clk, output reg [3:0] dout ); always @ (posedge clk) begin if(!rst_n) dout