240 私信
这个人很懒,暂无签名信息
0

C6000系列的C64x+ Cache优化--配置,Cache miss和Cache一致性

本文主要介绍TI C6000系列的C64x+的DSP Cache配置,常见的Cache miss模式以及如何在多核或者多外设DMA系统下维护Cache一致性,当然还有Cache优化的专题,针对指令L1P和数据L1D cache的优化。 C64x+与C64x CACHE的区别 Write Buffer(WB): 1. C64x+的 write buffe(WB)宽度为128-bit; 而C64...

0

TI的vectors.asm解析

    学习dsp发现没有对vectors.asm进行详细讲解的文章,我也是初学者之一,就把自己学习的体会写出来交流一下。     代码如下: unused  .macro id         .global unused:id: unused:id:         b unused:id:    ; nested branches to block interrupts        ...

个人介绍
暂无介绍