0

FPGA数字信号处理（三）串行FIR滤波器Verilog设计

• tiancaich 发布于
• 1034 收藏

该篇是FPGA数字信号处理的第三篇，选题为DSP系统中极其常用的FIR滤波器。本文将在上一篇FPGA数字信号处理（二）并行FIR滤波器Verilog设计 https://blog.csdn.net/fpgadesigner/article/details/80594627的基础上，继续介绍串行结构FIR滤波器的Verilog HDL设计方法。 串行FIR 并行FIR使用n/2（借助线性相位...

0

DSP TMS320F2812的SPI使用总结

• tiancaich 发布于
• 1029 收藏

1. spi速率不能超过15M，超过后会出现严重误码 2. 如果接收方式为中断接收，SPICCR字符长度控制位决定了中断的字长。如字长为8，中断等级为1，则每接收一个字节产生一次中断。如字长为16，中断等级为1，则每接收2个字节产生一次中断。 3. 注意主模式和从模式的极性一定要相同。主模式为上升沿采样，下降沿输出。从模式也应该为上升沿采样，下降沿输出。否则会出现采样数据不准确。 4. 注意...